控制存储器用来存放实现全部指令系统的所有微程序。（ ） 三 （ 8 分） 某微机的指令格式如下所示： 15 10 9 8 7 0 操作码 X D 其中，D表示位移量，X为寻址
控制存储器用来存放实现全部指令系统的所有微程序。（ ）
三 （8分）某微机的指令格式如下所示：
15 10 9 8 7 0
操作码 X D
其中，D表示位移量，X为寻址特征位，且有：
X=00——直接寻址；
X=01——用变址寄存器X1进行变址寻址；
X=10——用变址寄存器X2进行变址寻址；
X=11——相对寻址。
设（PC）=1234H，（X1）=0037H，（X2）=110AH（H代表十六进制数），请确定下列指令中操作数的有效地址。
(1)4420H (2)2244H (3)13DFH (4)3525H
四 （10分）某计算机有5级中断，硬件中断响应从高到低优先顺序是：I1→I2→I3→I4→I5。回答下列问题：
（1）在下表中设计各级中断处理程序的中断屏蔽码（假设1为屏蔽，0为开放），使中断处理优先顺序为I5→I1→I4→I3→I2。
（2）若在运行主程序的t1时刻（如下图所示），同时出现I2、I3级中断请求，而在CPU处理其中I3级中断过程中某时刻（记为t2）又同时出现I4、I5级中断请求。请按（1）设定的中断处理次序在下图中画出CPU运行上述程序的轨迹，并在t轴上标注t2时刻。
五 （10分）设浮点数字长为16位，其中阶码是5位移码，尾数是11位补码（含1位数符），基值为2。请将十进制数（11/128）按上述格式表示成二进制规格化浮点数，并写出该格式的规格化浮点数表示数的范围。
六 （12分）设某计算机主存采用了直接映射的Cache，已知主存容量为4MB，Cache容量为4096B，字块长度为8个字（32位/字）。要求：
（1）设计该主存的地址格式（画图表示各字段名称及位数）。
（2）设Cache初态为空，若CPU依次从主存第0,1，…，99号单元读出100个字（每次读出一个字，即按字编址），并按此次序再重复10次读取，问命中率是多少？要求列出计算过程。
（3）如果Cache的存取周期是5ns，主存的存取周期是50ns，根据（2）求出的命中率，计算该Cache-主存系统的平均存取时间。
